SRAM
El seu disseny intern està fet sobre la base de transistors que emmagatzemen la informació quan són polaritzats en tall o saturació, corresponents als estats lògics 1 i 0, respectivament romanent en aquesta condició fins que es canviï la informació. No necessiten ser "refrescats", són molt veloços però molt més costosos que els DRAMSRAM No volatiles i asincrona.
SRAM Bursts
Les memòries de ràfegues (burst) inclouen un circuit comptador que permet que la memòria genera en la pròpia memòria l'adreça a la qual ha d'accedir, aconseguint d'aquesta manera accessos en ràfegues.
SRAM Pepeline
Gràcies a les dues tècniques anteriors s'aconsegueix que l'emplenament d'una fila de memòria cau o accés a posicions consecutives, es realitzi de forma ràpida.